在计算机的存储器层次结构中,速度最陕的是()
B
暂无解析
设变址寄存器为X,形式地址为D,(X)表示寄存器X的内容,这种寻址方式的有效地址为______。
在主存和CPU之间增加cache存储器的目的是______。
CPU的数据通路的时钟周期长度包括Clk—to-Q时间(也叫锁存延迟)、所有操作元件中最长操作延迟时间、_____和_____等四个部分。
在Intel处理器中将外部中断分为_____中断和_____中断两类。
在浮点数加减法中对阶的目的是什么?对阶原则是什么?